半世紀以上にわたり、半導体産業は、トランジスタを小さくするという 1 つの単純なルールに従って成長してきました。機能サイズの縮小により、トランジスタあたりのパフォーマンスが向上し、電力が削減され、コストが削減されました。しかし今日、この道は物理的かつ経済的な限界に達しています。純粋なスケーリングの時代は終わり、新しい時代が始まります。 構造革新と3D統合 が始まりました。

トランジスタ自体は完全なアーキテクチャ革命を迎えています。プレーナ MOSFET から FinFET、GAA ナノシートから CFET スタッキングまで、それぞれのステップは縮小から縮小への移行を表しています。 トランジスタを三次元で再構築する。これは単なる段階的な改善ではなく、チップがパフォーマンスを実現する方法の完全な再定義です。

4 世代にわたるトランジスタ アーキテクチャ

1. プレーナートランジスタ (従来の 2D)
ゲートが上からチャネルを制御する古典的なフラット構造。初期の頃から 40nm および 28nm まで主流でした。寸法がさらに縮小すると、漏れ電流と静電気の制御が解決できない問題になりました。

2. FinFET (3D ゲート制御)
チャネルは垂直の「フィン」となり、ゲートが 3 つの側面を包み込みます。これにより、静電気制御が大幅に改善され、リークが低減され、7nm、5nm、さらには 3nm までのスケールダウンが可能になります。FinFET は、現代の高性能チップ時代の基礎となりました。

3. GAAナノシート（ゲートオールアラウンド）
2nm 以下では、FinFET は限界に達します。GAA は、フィンを、ゲートで完全に囲まれた積み重ねられた水平ナノワイヤまたはシートに置き換えます。より優れた制御、より低い電力、より高い駆動電流を実現します。GAA は現在、TSMC、Samsung、Intel の 2nm クラス チップの主流構造となっています。

4. CFET（相補型FET）
次のフロンティアは、NMOS と PMOS を垂直に積層することです。CFET は 2 つのトランジスタを 1 つのフットプリントに詰め込み、面積を大幅に削減し、密度を向上させます。これは、真の 3D システム統合が引き継がれる前の、トランジスタ スケーリングの究極の進化の終焉です。

スケーリングだけでは機能しなくなった理由

• プロセスコストは新しいノードごとに指数関数的に増加します
• 量子漏洩と物理的制約により限界が強化される
• 相互接続の遅延と消費電力がトランジスタの速度を追い越す
• 大型のモノリシックチップは歩留まりが低く、コストが高いという問題があります

業界は、もはや性能は小型のトランジスタから得られるものではないことに気づいています。それはから来ています より優れた接続、よりスマートなアーキテクチャ、垂直統合。

新時代: 3 層の 3D イノベーション

半導体の進歩は現在、3D 設計の 3 つの側面によって定義されています。

• 3Dトランジスタ: FinFET、GAA、CFET – トランジスタを垂直に構築
• 3D デバイスのスタッキング: メモリオンロジック、ハイブリッドボンディング、SRAMスタッキング
• 3Dシステムの統合: チップレット、2.5D/3D パッケージング、インターポーザーベースの統合

一緒になって、それらは 3D×3D×3D トランジスタ、デバイス、システムがすべて三次元化する時代。

DTCO: 新しいコアコンピタンス

スケーリングが終了すると、 設計技術の協調最適化 (DTCO) クリティカルになります。これは、アーキテクチャ、トランジスタ構造、金属配線、パッケージングを最初から共同設計することを意味します。最強の企業はもはや単なるプロセスリーダーではなく、システムレベルのインテグレーターです。

配線効率、電力供給、熱設計、帯域幅密度が実際の製品性能を決定するようになりました。

AI は究極の原動力です

AI とハイパフォーマンス コンピューティングには、前例のない帯域幅、エネルギー効率、密度が求められます。これらの要件は、従来のスケーリングでは満たすことができません。彼らは以下を必要とします：

• 超高帯域幅のメモリとコンピューティングの相互接続
• 操作あたりの極めて高いエネルギー効率
• 大規模な並列処理と高密度の統合

AI により、業界全体は純粋なスケーリングを放棄し、完全な 3D 異種統合を採用することを余儀なくされました。

結論: 未来は小さいものではなく、より大きいものです

トランジスタの縮小の時代は終わりつつあります。半導体の未来はデバイスの小型化ではなく、システムの構築にあります より高く、より高密度で、よりインテリジェントに接続。

Planar から FinFET、GAA、CFET まで、トランジスタは進化を完了しました。次の戦いは次の場所で行われます 3D 統合、高度なパッケージング、およびシステムレベルの設計。ここで、半導体の次の 10 年間のリーダーシップが決定されることになります。